## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61216436 A

(43) Date of publication of application: 26.09.86

(51) Int. Cl H01L 21/31

(21) Application number: 60059242 (71) Applicant:

(22) Date of filing: 22.03.85 (72) Invent

(72) Inventor: KATSUMATA MASABUMI

**ISHIHARA OSAMU** 

MITSUBISHI ELECTRIC CORP


### (54) SEMICONDUCTOR DEVICE


## (57) Abstract:

PURPOSE: To prevent damages, such as the breaking, cracking, etc. of a semiconductor chip by coating the peripheral section of the semiconductor chip with a protective film such as an insulating film consisting of polyimide, an silicon nitride film, epoxy resin, etc.

CONSTITUTION: A protective film 7 coated for protecting the peripheral section 4 of a semiconductor chip 1 is formed to the peripheral section 4. An insulating film consisting of polyimide, an silicon nitride film, epoxy resin, etc. is used as the protective film 7. A shock to the semiconductor chip 1 is relaxed on the handling of the semiconductor chip 1 in the semiconductor chip 1, the peripheral section 4 thereof is protected by the protective film 7, thus reducing the generation of a breaking 5, a crack 6, etc. due to handling.

COPYRIGHT: (C)1986,JPO&Japio





Japanese Patent Application Laid-Open No. 61-216436

What is claimed is:

A semiconductor device, characterized in that insulating material is coated on a peripheral portion of a semiconductor chip and the insulating material is caused to serve as a protection film for preventing loss or crack due to handling of the semiconductor chip.

Semiconductor chips are fabricated in the following manner. In a wafer stage, a large number of elements are formed on a wafer, and in a dicing stage, the wafer is divided so as to correspond to the respective elements. Next, the respective elements are conveyed to an assembling stage where they are packaged. In the dicing stage and the following stages, it is necessary to handle each individual semiconductor ship 1, and the semiconductor chip 1 must be handled, when it is die-bonded, among other things. On this handling, as shown in FIG. 2(a), when there is not any protection for peripheral portions of the semiconductor chip 1, a loss 5, a crack 6 and the like are easy to occur due to slight impact or shock generated at the handling time, as shown in FIG. 2(b). Especially, in GaAs device, a loss 5 or a crack 6 is easier to occur in a silicon device. Thus, the handling causes reduction in yield.

FIGS. 1(a) and 1(b) are a perspective view and a front view of a semiconductor chip showing an embodiment of the

present invention. In FIGS 1(a) and 1(b), like reference numerals denote like portions in FIGS. 2(a) and 2(b). Reference numeral 7 denotes a protection film coated on a peripheral portion 4 of a semiconductor chip 1 for protecting the peripheral portion 4. An insulating film such as a polyimide film, a silicon nitride film, an epoxy resin film, or the like is used as the protection film.

In the above-mentioned semiconductor chip 1 protected at the peripheral portion 4 with the protection film 7, an impact or shock imparted on the semiconductor chip 1 at a handling time of the semiconductor chip 1 is reduced, so that occurrence of a loss 5 or a crack 6 which occurs in the conventional art can be reduced.

Particularly, since a semiconductor chip on a GaAs substrate is rich in cleavage property, a loss or a crack is easy to occur therein, as compared with a silicon wafer substrate, thereby affecting production yield. Accordingly, the production yield is greatly improved by using the protection film 7 of the present invention.

Incidentally, in the above embodiment, only a surface of the peripheral portion 4 of the semiconductor chip 1 is coated with the insulating material and protected. However, side surfaces 2 of the semiconductor chip 1 may be coated with insulating material. The insulating material coating step can be performed in a chip state or a wafer state.

49 日本国特許庁(JP)

10 特許出願公開

# 四公開特許公報(A)

昭61-216436

@Int\_Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)9月26日

H 01 L 21/31

6708-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 半導体装置

> 创特 顧 昭60-59242

願 昭60(1985)3月22日

正

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

73発 明

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

三菱電機株式会社 の出類人

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 外2名

1. 発明の名称

発明の幹組な説明

[重集上の利用分野]

との発明は、単導体基置に係り、ሞに単導体チ ツブのハンドリングを容易にするための半導体チ ップの周辺部の 補強方法 に関するものである。

「従来の技術」

従来、半導体テップは第2回(a) K示すように、 ド導体チップの周辺 部は 何も保護されていなかつ た。すなわち、第2間において、1は半導体チブ 準体チップ1 上に形成された半導体製象の動作部分。 4 は前配半導体チップ1の周辺部である。また第

2 m (b) は単導体チップ 1 にヘンドリングにより 技術を生じたときの半導体チップ1の新視器で、 5 。社前配半導体デップ1の角部に生じた割れ等 の欠損、ちらは同じく保留に生じたカケ等の欠損 である。たお、以下の説明では、朝れ等の欠損す 。 カケギの欠損ぎるをまとめて欠損るという。 8 12 クラックである。

半導体デバイスは、クエハ工程 だおいてウエヘ 上に多数の末子が形成され、次いでダイシンダエ 程において各黒子が分離され、組立工程に参り、 パッテンジングされて作られる。ダイ シンダ工程 以降では、個々の半導体チップ1をヘンドリング する必要があり、 取分け半導体ナツ ブーモダイギボ シャナるときなど必ずハンドリングが作う。この スンドデジャの袋、第2回 のように半導体ナブブ 『の震辺部でが何も保護されていないと、ヘンド リング時の多少の衝撃で第2回(b) に示すようだ 欠損5,クラック8等の損傷が生じ易い。 祭に Ga \*\* デバイス においては、 クリコンデバイスの梅 合よりも欠損をヤクラックをが生じあく参賀り低

## 特開昭61-216436(2)

下の原因となつている。

#### [発明が解決しようとする問題点]

この発明は、上配のような問題点を解析するためになるれたもので、半導体チップの欠換, クラック等の損傷を生じにくくすることを目的とする。 [問題点を解決するための手段]

この発明に係る学導体数量は、学導体チップの 周辺部を保護膜、例えばポリイミド、シリコン値 化膜、エポキン樹脂などからなる絶縁膜をコーテ イングしたものである。

〔作用〕

いた。したがつて、この発明による保護膜でも用いることにより、参考りが大きく向上する。

なお、上記実施例では、単導体チップ1 の周辺 個 4 の表面だけを 絶縁物 をコーティングして保護 するようにしたが、 半導体 チップ1 の 側面 2 をコーティング ーティングしてもよい。 また 絶敏物をコーティン グする工程は、チップの状態においても ウェへの 状態でもよい。

また上記実施例では、半導体チップ1の欠損5 ヤクラック8等の損傷の防止効果について説明したが、これに付随して半導体チップ1の周辺部4 の金属パターンを押える効果もある。

#### [ 発明の効果]

この発明は以上説明したとおり、半導体チップの周辺部に絶録物をコーティングして保護膜を形成したので、半導体チップの周辺部はこの保護膜によつて保護されるので、従来ハンドリング時に生じていた久損ヤクラック等の損傷の発生を防止することができ、作業性の向上とともに参留りの向上も図れる利点がある。

この発明においては、半導体チップの周辺部が 保護膜によつて保護されているから、ヘンドリン ダによる欠損、クラック等の損傷が生じにくくな る。

#### (実施例)

第1図(a), (b) はこの発明の一実施例を示す 半導体チップの針視図および正図図である。第1 図において、第2図と同一符号は同じ部分を示し、 7 は顔配半導体チップ (の周辺部 4 に、この周辺 部4 を保護するためにコーティングされた保護膜 であり、例えばポリィミド、シリコン強化膜、エ ポキン樹脂等の絶象質が用いられる。

上記のような周辺部4を保護與7で保護した半 事件チップ1は、半事件チップ1のハンドリンダ 時に半導件チップ1に対する衡率が和らげられ、 従来生じていたハンドリングに伴う欠損5ヤクラ ック8等の発生を減少させることができる。

特に GaAs 遊板の半導体チップは、シリコン遊板ウエハに比べへき 開性に富むため欠損やクラックが生じ続すく、歩留りにも大きな影響を与えて

#### 4. 図面の簡単な説明

第1图(a), (b)はこの発明の一実施例を示す 半導体チップの斜視的および正面図、第2図(a), (b)は使来の半導体チップを示す斜視的および欠 損、クラック等の損傷状態を説明する斜視図である。

効において、1は半導体チップ、2は半導体チップの側面、3は動作部分。4は半導体チップの 周辺部、7は保護膜である。

なお、各國中の同一符号は同一または相当部分 を示す。

代理人 大岩墳 境 (外2名)

# 特開昭61-216436 (3)

# 第 2 図

